Benutzer:Eragon Shadeslayer/CoreConnect
(Weitergeleitet von Benutzer:Eragon Shadeslayer/neu)
Todo für neuen Artikel "CoreConnect"
Bearbeiten- Links von "PLB (Systembus)" und "OPB (Peripheriebus)" o.ä. nötig.
Kurze Infos zum PLB, die von mir mometan noch unter dem Lemma "PLB" drinstehen:
- Processor Local Bus - Ein paralleles Bussystem für Prozessoren und andere Hochgeschwindigkeitskomponenten mit bis zu 256 Bit Busbreite, entwickelt von IBM. Hauptsächlich verwendet in IBM-Systemen mit PowerPC Prozessoren, aber auch in SoC-Systemen, hier aber nichtmal nur unter Verwendung von FPGAs mit eingebetteten PPC-Kernen, sondern beispielsweise auch mit SoftCore-Prozessorkernen wie MicroBlaze von Xilinx. Der PLB ist auch bekannt unter dem Markennamen CoreConnect. Für ausführlichere Erklärungen siehe Eintrag in der englischen Wikipedia
Zukünftiger Inhalt
BearbeitenWAS ist "CoreConnect" / WOZU braucht man es?
- Hierarchisches Bussystem
- Hauptanwendung. OnChip-SoC-Bussystem
- Verbindet Systemkomponenten wie CPU-Kerne
- Peripherieblöcke
- ...
WELCHE Eigenschaften hat ein CoreConnect Bussystem?
- Bitbreiten
- Taktraten
- Bustopologien
- Teilnehmeranzahl
- ...
WORAUS besteht CoreConnect?
- Einzelbusse:
- Bridge(s) zwischen den Bussen zur Kommunikation zwischen den Hierarchien - Bsp.: PLB-zu-OPB-Bridge
- Arbiter(n) - Zuständig für die Arbtitrierung eines Multimaster-Busses
WO wird es verwendet?
- PPCs (IBM/...)
- & jede Menge Firmen mit Embedded Systems/SoCs, MicroBlaze, ARM? MIPS???-> Skipt/Google,
VERGLEICH zu anderen Bussystemen
- Konkurrierende Systeme: AMBA, WishBone, AVALON, ...?
- Einodnung im Vgl. zu bekannten Bussen wie PCI, USB, SCSI, Ethernet, AGP, PCI-Express, ...
Quellen:
Bearbeiten- Kesels Buch? Alternative Literatur? --> Bücher zur Rechnerarchitektur
- Vorlesungsskripte SoC & Rechnersysteme
- (Ne Laboranleitung?)
- Engl. Wikiseite (http://en.wiki.x.io/wiki/CoreConnect)
- Xilinx-Dokumente!? (PDFs vom MicroBlace/embeddedPPC-Core/EDK)
- IBM CoreConnect Dokumentation (Webseiten & PDFs)
- ...