Diskussion:Sperrschicht-Feldeffekttransistor

Sperrschichten im Unipolartransistor

Sperrschichten im Unipolartransistor? --Pjacobi 20:20, 17. Feb 2005 (CET)

Ja, das ist korrekt. Nur im Gegensatz zum bipolaren Transistor fließt hier der Drainstrom nicht über einen pn-Übergang. Der pn-Übergang befindet sich zwischen Gate und Source. Durch Anlegen einer Spannung am Gate bildet sich eine Sperrschicht, die den Drainstrom beeinflusst oder je nach Höhe sogar abschnürt. Bin gerade zufällig über diesen Artikel gestolpert und werde dem ggf. in den nächsten Tagen mal was aufpolieren. --Chtaube 00:08, 13. Apr 2005 (CEST)

Ich hatte nur "zwei Sperrschichten" nicht mit einem Gate zusammenbringen können. Eine Zecihnung zur Klarstelung der Geometrie wäre toll. --Pjacobi 01:05, 13. Apr 2005 (CEST)

Hab den Artikel überarbeitet und eine Skizze hinzugefügt. Sollte jetzt besser verständlich sein, daher habe ich auch den Überarbeiten-Baustein entfernt. --Chtaube 11:27, 13. Apr 2005 (CEST)

Abschnürbereich

Ich musste gerade folgendes lesen: "Dies lässt sich fortführen bis die gesamte n-Zone sperrt und somit kein Drainstrom mehr fließt."

Falsch: Es kann immer ein Drainstrom fließen! Wird die sogenannte Pinch-Off Spannung erreicht (Typisch: ca. -5V), bildet sich ein n-Kanal aus, dessen Querschnitt sich nicht weiter veringern lässt. Dadurch kann der JFET auch als Konstantstromquelle verwendet werden. (Der vorstehende, nicht signierte Beitrag stammt von 84.172.247.247 (Diskussion • Beiträge) 08:24, 13. Sep. 2007)

Du scheinst da was zu verwechseln. Ab der threshold-spannung zwischen Gate und Source von typisch so im Bereich -2V bis -3V, es wird sicher auch JFET-Typen mit -5V geben, ist der Drainstrom praktisch 0A. (bis auf Leckströme) JFETs sind immer selbstleitend, d.h. leitend bei einer Gate-Source-Spannung von 0V. Durch eine negative Spannung am Gate gegenüber Source wird die Raumladungszone immer grösser. Dies schnürt den Kanal zwischen Drain-Source ein, was bei einer Raumladungszone (RLZ) die den kompletten Kanal umfasst diesen "ausräumt" und dann eben zu einem Drainstrom von 0 führt da sich im Kanal (in der RLZ) keine freien Ladungsträger sich aufhalten können. Steht auch so ähnlich im Artikel.

Punkto Stromquelle: Findest im Artikel Konstantstromquelle einen Abschnitt dazu. Es ist dazu ein Widerstand nötig, welcher zwischen Source und Gate liegt und der von dem Strom durchflossen wird. Nur ein JFET alleine ohne dieser negativen Rückkopplung vom Widerstand ist keine Konstantstromquelle (es fehlt quasi die Regelung).--wdwd 11:16, 13. Sep. 2007 (CEST)

Falsch: Der Einwand von Autor? Datum? ist berechtigt. Der Artikel ist tatsächlich völlig falsch! Bez. Stromquelle: Ohne Widerstand fliesst eben der max. Konstantstrom, das ist der Idss!! Sie haben die Funktion nicht verstanden! Norbert 09.12.2007 (Der vorstehende, nicht signierte Beitrag stammt von 213.162.66.182 (Diskussion • Beiträge) 06:25, 9. Dez. 2007)

Also beim JFET bildet sich kein n-Kanal nach erreichen der der Pinch-Off-Spannung aus! Ein Inversion wie bei MISFETs kommt hier nie Zustande. Wenn bei JFETs sich die Sperrschichten ab einer bestimmten Gate-Source-Spannung berühren, kommt es zur Abschnürung. Auch im Bereich der Abschnürung fließt weiter ein Drainstrom. Dieser weist nur noch eine geringe Abhängigkeit von der DRAIN-Source-Spannung auf, ist aber stark von der Gate-Source-Spannung abhängig! Einfach gesagt ab U_GS < U_th (cutoff-Bereich) fließt sowohl bei JFETs als auch bei selbstleitenden MISFETs kein Strom mehr (eventuelle Tunnelströme usw. mal ausgenommen). Dies sieht man in jedem Kennlinienfeld für entsprechende Bauelemente oder kann in Schaltungstechnibüchern nachgelesen werden. --Cepheiden 09:57, 9. Dez. 2007 (CET)

Danke fürs schöner machen ;-) --NorbertR. 10:59, 9. Dez. 2007 (CET)

Übersetzung in die chinesische Wikipedia

Die Version 19:03, 3. Dez. 2008 BraunreutherK dieses Artikels wird in die Chinesische Wikipedia übersetzt.--Wing 16:12, 6. Feb. 2009 (CET)

Und wo liegt jetzt das Problem? --Cepheiden 17:17, 6. Feb. 2009 (CET)

Kein Problem. Nur eine Anmerkung, sollte irgendwann mal jemand die Historie des Artikels verfolgen möchtet.--Wing 14:52, 8. Feb. 2009 (CET)

Nunja, wenn der chinesische Artikel auf einer Version der deutschen Wikipedia basiert ist ein Hinweis in der deutschen Wikipedia wirklich vollkommen irrelevant. Sinnvoller wäre es einen Versionslink in der übersetzten Variante der chinesischen Wikipedia zu setzten. --Cepheiden 21:19, 8. Feb. 2009 (CET)

Dort gibt es auch. Es gibt auf beiden Seiten einen Übersetzungshinweis.--Wing 15:53, 13. Feb. 2009 (CET)

Aber eine Ankündigung für eine irgendwann folgende Übersetzung ? Naja, ich halt sowas für überflüssige Arbeit (für dich). --Cepheiden 16:26, 13. Feb. 2009 (CET)

Ich übersetze sehr viele Artikel. Es kann passieren, dass zum Beispiel in einem von diesen Artikel eine Passage vorhanden ist, die copyvio ist, oder die nicht in Ordnung ist. Wenn man weißt, dass hier eine Übersetzung in eine andere Sprachversion stattgefunden hat, kann man diese Information weitergeben. Nur als ein Beispiel, wo es nützlich sein kann. Es ist auch ein Vorgehensweise, die wir zum Beispiel auf dem Workshop auf Wikimania 2007 in Taipei ausgearbeitet haben.--Wing 20:08, 14. Feb. 2009 (CET)

Pinch-Off-Spannung/innere Pinch-Off-Spannung

Laut Vorlesung berechnet sich die Pinch-Off-Spannung $U_{P}=U_{D}-U_{P0}$ mit der inneren Pinch-Off-Spannung $U_{P0}={\frac {eN_{D}a^{2}}{2\epsilon }}$. Dies ist im Artikel noch zu beachten, ich weiß nur nicht, welcher exakter Zusammenhang mit dem Diagramm besteht und trau mir die Änderung vorerst nicht zu. -- Tillmann Walther 17:18, 16. Jul. 2010 (CEST)

Hallo, welche Vorlesung und was genau ist $U_{D}$ (Drainspannung? Wenn ja gegenüber welchem Potential?) ? --Cepheiden 17:27, 16. Jul. 2010 (CEST)

Vorlesung Mikroelektronik (TU-Dresden); $U_{D}=U_{T}\cdot \ln \left({\frac {N_{D}N_{A}}{n_{i}^{2}}}\right)$ bezeichnet die Diffusionsspannung der p-n-Übergänge. Die innere Pinch-Off-Spannung gibt beim Grenzfall totaler Abschnürung die Spannung $U_{SG}$ an. Die äußere Pinch-Off Spannung berücksichtigt auch noch eine Sperrung des Stromflusses über die beiden Gates zum Drainanschluss. -- Tillmann Walther 19:12, 16. Jul. 2010 (CEST)

Mhh, kA aber laut [1] müsste es gar $U_{P}=-U_{D}+U_{P0}$ lauten. Es gibt aber auch sehr viele Bücher (z.B. [2]), die die Pinch-off-Spannung ohne die Diffussionsspannung angeben. --Cepheiden 19:26, 16. Jul. 2010 (CEST) P.S. Habe mein Schröter-Skript leider gerade nicht griffbereit ;-)

ob man $U_{P}$ in Richtung Source-Gate oder Gate-Source angibt ist letztendlich nur eine Vorzeichenfrage. Allerdings müsste man dan auch in anderen Formeln teilweise vorzeichen vertauschen. In der von dir angegebenen Quelle werden zur Inbetriebnahme (zum Sperren) positive Spannungen verwendet, während man im Schröter-Skript im Betriebsfall negative Spannungen anlegt. Der Bereich in dem Artikel muss jedenfalls entsprechend erweitert/ergänzt werden, da in einem entsprechenden Rechenbeispiel die Diffusionsspannung nicht vernachlässigt werden kann (Verhältnis $1..10\ U_{D}\approx U_{P0}$ als Schätzung) -- Tillmann Walther 00:44, 17. Jul. 2010 (CEST)

Bessere Bilder für den Aufbau des Bauelementes

Man sehe sich mal die englische Version an. Da wird eine Zeichnung des Aufbaus verwendet, welche sich mehr am Aufbau unter Verwendung der heute wohl öfter anzutreffenden Planartechnologie orientiert. Da gibt es nur einen pn-Übergang zur Steuerung. Und (Zitat aus dem Skript von Prof. Schröters Vertretung übrigens) "..die Isolation nach unten erfolgt duch Verwendung eines sehr hochohmigen semiisolierenden Substrates" (nicht signierter Beitrag von 141.30.228.59 (Diskussion) 14:29, 24. Jul 2011 (CEST))

Also, das JFETs heute öfter in Planartechnologie hergestellt werden sei mal dahingestellt, aber dessen ungeachtet ist im englischen Artikel zum JFET auch kein JFET in Planartechnologie zu finden (Eine ein pn-Übergangversion ist nicht gleichbedeutend mit Planartechnologie). Ansonsten bist du herzlich eingeladen fehlende Informationen im Artikel zu ergänzen. Grüße. --Cepheiden 15:44, 24. Jul. 2011 (CEST)

Sättigungsbereich

Laut Ausganskennlinienfeld tritt ja die Sättigung bei Uds > Up ein. Müsste die Bedingung aber nicht Uds > Ugs - Up > 0 sein ? (nicht signierter Beitrag von 88.73.191.11 (Diskussion) 01:47, 3. Feb. 2012 (CET))

Das Kennlinienfeld kommt mir sowieso komisch vor! Wieso hat das eine negative Early Spannung? http://en.wiki.x.io/wiki/JFET#/media/File:JFET_n-channel_en.svg Vgl. mit Englischer Wiki] Ph1r3ph0x (Diskussion) 05:51, 27. Apr. 2015 (CEST)

Pinch Off Spannung

Unter "Funktion" heißt es:

"Wird das Gate mit der Source verbunden und zusätzlich die Drain-Source-Spannung UDS am n-Kanal erhöht, so steigt der Strom solange an, bis eine maximale Einschnürung des Kanals erreicht wurde. Diese Spannung wird als Abschnür- oder pinch-off-Spannung Up (siehe Ausgangskennlinie) bezeichnet, sie entspricht der Schwellspannung Uth bei MOSFETs."

Laut dieser Beschreibung ist Up also ein Schwellwert zwischen Drain und Source ab welchem der Transistor in den Abschnürrbereich (Pinch-off-Region) geht.

Mit der o.g. Up wird allerdings normalerweise (so wie auch im englischen Artikel) die Gate-Source Spannung bezeichnet bei welcher der Drainstrom (vorausgesetzt der Transistor befindet sich im Abschnürrbereich) steuerbar wird. Dann würde auch die Bemerkung "sie entspricht der Schwellspannung Uth bei MOSFETs." Sinn machen. (nicht signierter Beitrag von 178.202.35.163 (Diskussion) 13:49, 13. Dez. 2013 (CET))

Laut der obigen Beschreibung aus dem Artikel wird nicht die Pinch-Off-Spanung beschrieben, sondern I_dss (Gate und Source verbunden und gg. Masse, U_p=0).

Die U_p misst man, indem man das Gate gegen Masse und die Source über einen Widerstand von mehreren hundert Ohm bis 1KOhm gegen Masse schaltet (Drainstrom gegen 0). Appaloosa (Diskussion) 11:27, 29. Dez. 2014 (CET)